

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Docket No: Q76696

Youichi KOSEKI

Appln. No.: 10/626,518

Group Art Unit: Unknown

Confirmation No.: Unknown

Examiner: Unknown

Filed: July 25, 2003

--- ----, ----, ----

OPTICAL DISK PLAYBACK APPARATUS AND DATA PLAYBACK METHOD

THEREFOR

SUBMISSION OF PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Submitted herewith is a certified copy of the priority document on which a claim to priority was made under 35 U.S.C. § 119. The Examiner is respectfully requested to acknowledge receipt of said priority document.

Respectfully submitted,

22mle dela

SUGHRUE MION, PLLC

Telephone: (202) 293-7060

Facsimile: (202) 293-7860

WASHINGTON OFFICE 23373
CUSTOMER NUMBER

Enclosures: Japan 2002-216308

Date: October 31, 2003

J. Frank Osha

Registration No. 24,625

日 本 国 特 許 JAPAN PATENT OFFICE

許 庁 10/626,518
FICE Filed 7/25/2003

1. 10/626,518
FICE Filed 7/25/2003

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月25日

出願番号

Application Number:

特願2002-216308

[ST.10/C]:

[JP2002-216308]

出 顏 人
Applicant(s):

山形日本電気株式会社

2003年 6月 2日

特 許 庁 長 官 Commissioner, Japan Patent Office 太阳信一郎

【書類名】

特許願

【整理番号】

00410189

【あて先】

特許庁長官殿

【国際特許分類】

G11B 20/10

【発明者】

【住所又は居所】

山形県山形市北町四丁目12番12号

山形日本電気株式会社内

【氏名】

小関 陽一

【特許出願人】

【識別番号】

390001915

【氏名又は名称】 山形日本電気株式会社

【代理人】

【識別番号】

100082935

【弁理士】

【氏名又は名称】

京本 直樹

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100082924

【弁理士】

【氏名又は名称】

福田修一

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100085268

【弁理士】

【氏名又は名称】 河合 信明

【電話番号】

03-3454-1111

【手数料の表示】

【予納台帳番号】

021566

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

[物件名] 図面 1

【物件名】 要約書 1

【包括委任状番号】 9114205

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 光ディスク再生装置およびそのデータ再生方法

【特許請求の範囲】

【請求項1】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、読み出した前記サブコード同期信号を前記メインデータと同期して機能させるインターリーブRAM制御手段を有することを特徴とする光ディスク再生装置。

【請求項2】 前記インターリーブRAMから読み出した前記メインデータを、デコードデータとして外部出力用のバッファメモリに格納するとき、前記サブコード同期信号が前記バッファメモリへの書き込み開始を制御する請求項1記載の光ディスク再生装置。

【請求項3】 前記サブコード同期信号が格納される前記空き領域は、前記メインデータが書き込まれた各フレームにおけるデータシンボル群のうち、インターリーブ遅延を割り当てられたデータシンボルの配置位置に隣接したメモリ領域とする請求項1記載の光ディスク再生装置。

【請求項4】 前記サブコード同期信号が格納される前記空き領域は、少なくとも前記最小または前記最大のインターリーブ遅延を割り当てられたデータシンボルと同等のマージンアドレスをもつメモリサイズを有する請求項3記載の光ディスク再生装置。

【請求項5】 前記インターリーブRAM制御手段は、1フレーム毎に1回だけ、前記サブコード同期信号を前記インターリーブRAMに対して書き込む同期信号書き込み機能を有する請求項1記載の光ディスク再生装置。

【請求項6】 前記サブコード同期信号を格納する領域は、FIFO動作による遅延制御を行うためのマージンアドレス領域を有し、前記インターリーブRAMの前記空き領域内に配置される請求項1記載の光ディスク再生装置。

【請求項7】 前記インターリーブRAMの前記空き領域に格納する前記サ

ブコード同期信号は、1ビット信号のみとする請求項1記載の光ディスク再生装置。

【請求項8】 サブコードシンボルビットPを前記サブコード同期信号であるビットデータに置き換えたシンボルデータを前記インターリーブRAMの前記空き領域に格納し、デ・インターリーブで取り出した前記シンボルデータからサブコード同期信号と、Qビット、Rビット、Sビット、Tビット,Uビット, VビットおよびWビットとを分離する機能を有する請求項1記載の光ディスク再生装置。

【請求項9】 前記サブコード同期信号を格納する最小構成は、マージンアドレス、データ書き込みアドレスおよびデータ読み出しアドレスの3種類の格納領域を有する請求項1記載の光ディスク再生装置。

【請求項10】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、インターリーブRAMから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブRAM制御手段を有し、前記インターリーブRAM制御手段が前記インターリーブRAMに含まれる前記FIFO領域のアンダーフローに応じて前記FIFO領域のセンタリングを行った場合に、前記センタリングで飛び越されるサブコード同期信号格納領域のアドレスに"0"データの書き込みを行う誤同期信号読み出し防止手段を有することを特徴とする光ディスク再生装置。

【請求項11】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、インターリーブRAMから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号とし

て機能させるインターリーブRAM制御手段と、前記FIFO領域のアンダーフローが起きてから前記FIFO領域のセンタリングで飛び越されるサブコード同期信号格納領域のアドレスが読み出されるまでの一定期間、前記インターリーブRAMから読み出されるサブコード同期信号をマスクする同期信号マスク手段とを有することを特徴とする光ディスク再生装置。

【請求項12】 前記インターリーブRAMのFIFO領域をもつアドレス管理において、管理される前記FIFO領域がオーバーフローまたはアンダーフローした時にはライトアドレスを基準としてリードアドレスのセンタリングを行う請求項10または11記載の光ディスク再生装置。

【請求項13】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記メインデータをインターリーブRAMへ格納するとともに、前記サブコードに含まれる同期情報に予め定める第1の同期保護を行って得られた1ビットのサブコード同期信号も前記インターリーブRAMの空き領域に書き込み、前記メインデータとともに前記インターリーブRAMから読み出した前記サブコード同期信号に対して前記第1の同期保護とは異なる第2の同期保護を行う二重同期保護手段を有することを特徴とする光ディスク再生装置。

【請求項14】 前記第1の同期保護は、前記サブコードに含まれる第1および第2の同期情報を周期カウントした結果、前記第1および前記第2の同期情報が連続しているときのみ同期情報と見なす機能を有し、前記第2の同期保護は、前記周期カウントの結果に応じて、改めてサブコード同期信号を挿入するかまたは前記インターリーブRAMから読み出したサブコード同期信号を無視する機能を有する請求項13記載の光ディスク再生装置。

【請求項15】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、メインデータのフラグ信号を格納するフラグRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、前記フラグRAMから読み出した前記サブコード同期信号を前記メインデータと同期して機能させるフラグRAM制御手段を有することを特徴とする光ディスク再生装置。

【請求項16】 前記フラグRAMにおける前記サブコード同期信号の格納領域は、前記フラグRAMの空き領域の容量に応じて予め設定した前記FIFO領域のマージンアドレス容量に応じたメモリ容量を有する請求項15記載の光ディスク再生装置。

【請求項17】 メインデータおよびそのサブコードを記録した光記録媒体 から読み出された前記メインデータおよび前記サブコードからビットクロックを 生成するPLL (Phase Locked Loop) 回路と、前記ビットク ロックと前記メインデータおよび前記サブコードとを入力し同期情報の検出およ びEFM (Eight to Fourteen Modulation) 変調 されたメインデータを復調し出力するデータ検出・復調手段と、前記同期情報お よび復調された前記メインデータを基にCRC(Cyclic Redunda ncy Check)によるエラーチェックを行ったQコードCRC判定信号と Qコードデータシンボルと前記同期情報に同期保護を行って得られたサブコード 同期信号とを出力する同期保護・エラー訂正・Qコード分離手段と、前記Qコー ドデータシンボルから時間位置情報を読み出すQコードバッファ手段と、前記メ インデータおよび前記サブコード同期信号を格納するインターリーブRAMと、 前記サブコード同期信号を含むシンボルおよび前記メインデータを入力しCIR C (Cross Interleaved Reed-Solomon Cod e)エラー訂正を行うとともに、前記インターリーブRAMに格納される各シン ボル領域のマージンアドレス領域をFIFO動作でアドレス管理し、かつ前記サ ブコード同期信号を含むシンボルを1フレーム毎に前記インターリーブRAMの 空き領域に格納させ、さらに読み出した前記サブコード同期信号および前記メイ ンデータを同期させて出力するエラー訂正・メモリ制御手段と、前記エラー訂正 結果を格納するフラグRAMと、前記インターリーブRAMから読み出した前記 メインデータおよび前記サブコード同期信号を前記エラー訂正・メモリ制御手段 を介して入力するメモリコントローラと、前記サブコード同期信号に同期して前 記メインデータを格納するバッファメモリと、前記メインデータを前記Qコード データシンボルと関連づけて管理するとともに前記バッファメモリに格納させる ための制御および前記光記録媒体に対する光学的位置制御を行う中央処理装置(

CPU) とをそれぞれ備えることを特徴とする光ディスク再生装置。

【請求項18】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、インターリーブRAMから読み出した前記サブコード同期信号を前記メインデータと同期して機能させることを特徴とする光ディスク再生装置のデータ再生方法。

【請求項19】 前記インターリーブRAMの前記空き領域の複数ビット幅のうちの1ビットに前記サブコード同期信号を、他の1ビットにはサブコードに含まれる8ビットのサブコードシンボルP,Q,R,S,T,U,V,WのうちのシンボルビットQのCRCエラー判定結果をそれぞれ格納する請求項18記載の光ディスク再生装置のデータ再生方法。

【請求項20】 サブコードシンボルビットPを前記サブコード同期信号であるビットデータに置き換えたシンボルデータを前記インターリーブRAMの前記空き領域に格納し、デ・インターリーブで取り出した前記シンボルデータからサブコード同期信号と、Qビット、Rビット、Sビット、Tビット,Uビット、VビットおよびWビットとを分離する請求項18記載の光ディスク再生装置のデータ再生方法。

【請求項21】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、メインデータのフラグ信号を格納するフラグRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、前記フラグRAMから読み出した前記サブコード同期信号を前記メインデータと同期して機能させることを特徴とする光ディスク再生装置のデータ再生方法。

【請求項22】 前記フラグRAMを前記前記サブコード同期信号の格納領域とする場合、前記FIFO領域のマージンアドレス領域は、前記フラグRAMの空き領域の容量に応じて決まるメモリ容量に予め設定される請求項21記載の

光ディスク再生装置のデータ再生方法。

【請求項23】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、インターリーブRAMから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブRAM制御手段を有し、前記インターリーブRAM制御手段が前記インターリーブRAMに含まれる前記FIFO領域のアンダーフローに応じて前記FIFO領域のセンタリングを行った場合に、前記センタリングで飛び越されるサブコード同期信号格納領域のアドレスに"0"データの書き込みを行うことを特徴とする光ディスク再生装置のデータ再生方法。

【請求項24】 光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記メインデータをインターリーブRAMへ格納するとともに、前記サブコードに含まれる同期情報に予め定める第1の同期保護を行って得られた1ビットのサブコード同期信号も前記インターリーブRAMの空き領域に書き込み、前記メインデータとともに前記インターリーブRAMから読み出した前記サブコード同期信号に対して前記第1の同期保護とは異なる第2の同期保護を行うことを特徴とする光ディスク再生装置のデータ再生方法。

【請求項25】前記サブコードに含まれる第1および第2の同期情報を周期カウントした結果、前記第1および前記第2の同期情報が連続しているときのみこれらの同期情報を前記第1の同期保護により前記サブコード同期信号と見なし、前記周期カウントの結果に応じて、前記第1および第2の同期情報を前記第2の同期保護により、改めてサブコード同期信号を挿入するかまたは前記インターリーブRAMから読み出したサブコード同期信号を無視する請求項24記載の光ディスク再生装置のデータ再生方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は光ディスク再生装置およびそのデータ再生方法に係わり、特に音声CD(Compact Disk)から読み出しデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証する技術を改善した光ディスク再生装置およびそのデータ再生方法に関する。

[0002]

【従来の技術】

この種の光記録媒体としてのCDにおけるデータフォーマットを示した図12を参照すると、CD内のデータ構造は、フレーム同期領域とサブコード領域とデータおよびパリティ領域とからなり、データ構造の最小ブロックはフレームと称し、98フレームで基本の1ブロックを形成し、各フレームは、時間情報としてフレーム同期に24ビット、サブコード同期信号として14ビット、さらに32シンボルから構成され、32シンボルの内訳は上位のデータ12シンボルおよびパリティ(C2誤り符号訂正)4シンボルと、下位のデータ12シンボルおよびパリティ(C2誤り符号訂正)4シンボルである。

[0003]

フレーム1は、フレーム同期信号として"10000000000010000 0.0000010"(24ビット)が設定され、サブコード同期信号SOは"0 10000000000"(14ビット)、S1は"000000001 0010"(14ビット)が設定される。

[0004]

サブコード領域は、フレーム1がサブコード同期信号SO、フレーム2がサブコード同期信号S1、フレーム3~98はそれぞれ8ビットのデータP1,Q1,R1,S1,T1,U1,V1,W1~P96,Q96,R96,S96,T96,U96,V96,W96で構成される。

[0005]

データPの1ビットは曲の頭出し、データQの1ビットは予め設定された順序で再生するためのプログラム機能を持っており、R~Wまでの6ビットはディスプレイ対応その他のデータが設定される。

[0006]

データQの1ビットは、フレーム1がS0、フレーム2がS1、Q1~Q4の4ビットがコントロール用の領域、Q5~Q8の4ビットがアドレス用の領域、Q9~Q80の72ビットがデータ用の領域、Q81~Q96の16ビットがCR C用の領域として設定される。

[0007]

さらに、Q9~Q80の72ビットは、Q9からの8ビットが「トラック番号」、次の8ビットが「インデックス」、次の24ビットはディスク先頭からの相対時間を示す領域でその内訳は、最初の8ビットが「分」、次の8ビットが「フレーム数」、次の8ビットがオール"O"、次の24ビットがディスク先頭からの絶対時間を示す領域で、その内訳は、最初の8ビットが「分」、次の8ビットが「フレーム」データをそれぞれ設定される。

[0008]

上述した32シンボルは、連続する24バイトのデータに対して、4バイトのパリティビットを付加し、データを複数のフレームに分散配置するようにデータの並び替えをするインターリーブを行う。

[0009]

インターリーブされたデータからなる28バイトの各フレームにさらに4バイトのパリティビットを付加することによって、上述の1フレーム32バイトのデータとしてCDにEFM(Eight to Fourteen Modulation)変調で記録する。

[0010]

すなわち、元のデータにエラー訂正のためのC2符号を付けて複数のフレームに分散し、その後各フレームに対してさらにエラー訂正のC1符号を付けている。再生する時には、その逆に、先にC1符号でエラーの検出および訂正を行なっている。

[0011]

C1符号によるエラー訂正を行なった後、次にデータの順番を元の状態に並べ

替え、C1符号で訂正できなかったエラーフレームのデータを分散させ、さらに C2符号でエラー訂正を行う。C1訂正は28バイト中2バイトの訂正が可能で あるのに対し、C2訂正は28バイト中4バイトの訂正を行うことが出来る。

[0012]

上述した記録再生システムを持つCDにおいては、楽曲演奏よりもディスクからのデータ読み出しを速い速度で行い、ディスクから読み出したデータをデコードし、得られたデコードデータを一旦バッファメモリに蓄える。

[0013]

一旦蓄えられたデータは、その後、バッファメモリから読み出され、楽曲演奏が行われる。このような楽曲演奏システムにおいて、デコード後のデータに同期信号を含まない音声CDの場合、データをディスクから読み出してデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止した後、再び作業を開始する際には、バッファメモリ上のデータの連続性を保証する必要がある。

[0014]

あるいは、バッファメモリ上の特定のデータを更新し、それに続くデコードデータをバッファメモリに連続して蓄える場合、バッファメモリ上の更新データが正しく再現されることを保証する必要がある。

[0015]

CDの楽曲演奏においては、バッファメモリに蓄えられたデータを順次読み出していくが、読み出す時点までにバッファに対して行われるデータ書き込みの一旦停止やバッファメモリ上のデータの更新が行われたかどうかは認識しない。

[0016]

ディスクから読み出したデータからバッファメモリに蓄えるためのデータを得るには、ディスクから読み出したデータに対してEFMフレーム同期、EFM復調および上述したCIRCデコードの処理が必要である。

[0017]

CDにデータを記録する場合、予め定められた変換表を利用して8ビットの値を14ビットに変換して記録している(EFM変調)。つまり、CD内で14ビットを使って記録されているデータは、8ビット分のデータである。従って、C

Dからデータを再生する際には変調された14ビットを8ビットに変換するEF M復調が必要である。

[0018]

[0019]

また、サブコード同期とは、サブコードSYNCパターンSO, S1から98 EFMフレームのサブコードフレームの先頭を判断し、データ分離まで含めると すれば、EFM復調をして得られる1サブコードフレームあたり96Byteの サブコードデータを得ることである。

[0020]

サブコードシンボルP~QによるCIRCデコードにおいては、一般には8bitデータ幅の2048アドレスをもつインターリーブRAMを用いる。ディスクから読み出した信号からPLLで生成したビットクロックにに従って、ディスクから読み出したデータの取りこみ(EFMフレーム同期、EFM復調、サブコード分離、メインデータのインターリーブRAMへの格納)を行う。

[0021]

サブコードデータの取りこみ、インターリーブRAMへのメインデータの書き 込み動作自体はビットクロックで行うものではなく、ビットクロックで生成した イベント信号に従った水晶系クロックによる動作である。

[0022]

一方、CIRCデコードおよびデコードデータのバッファメモリへの書き込みと、バッファメモリからのデータ読み出しと楽曲演奏とは水晶系クロックで行われる。

[0023]

CDからの楽曲演奏時に、ディスクの回転ムラなどによりビットクロックが変動すると、ディスクから読み出したデータをインターリーブRAMへ格納する際

のデータレートも変動し、水晶クロックによって固定レートで行われるCIRC デコードおよびデコードデータの読み出しとの間には、データレートの相違が出 る。そのため、インターリーブRAMでは、ジッタマージンとしてFIFO領域 を設けてビットクロック動作によるデータレートの相違があってもそれを吸収す るようにしている。

[0024]

インターリーブRAMのFIFO動作は、書込時のデータレートが変動しても 読出時のデータレートで正しく読み出せるように考慮したものであり、書き込み アドレスと読出アドレスとの間にジッターマージンとしてのアドレス領域を設定 してあるので、読み出し時には書き込みアドレスから少なくともジッターマージ ン領域分だけ離れたアドレスから読み出している。

[0025]

すなわち、従来のディスク再生方式を説明するための図13を参照すると、インターリーブRAMに上述したジッタマージンとしてのFIFO領域を持つシステムでは、ディスクから読み出したデータのインターリーブRAMへの格納に対してCIRCデコードを終えて読み出されたデコードデータとの間の遅延がFIFO動作時に変動することになる。

[0026]

一方、EFM復調において分離されるサブコードデータにはメインデータのようなFIFO動作をさせていないため、サブコードデータに含まれたQコードデータである時間位置情報およびデコードデータにはFIFO動作による位相変動が含まれることになる。

[0027]

デコードデータをバッファメモリに格納するシステムで、デコードデータの格納を一旦停止し再び開始する場合や、バッファメモリ上の特定のデータをデコードデータにより更新しそれに続くデコードデータを連続して格納する場合、ディスク上のデータ読み出し位置をQコードの時間位置情報をもとに目的の位置まで移動させ、所定のデコードデータからバッファメモリに格納するが、音声CDのデコードデータは音声データそのものであり同期信号が含まれていないため、バ

ッファメモリに取りこみを開始するデコードデータ上の位置がデコードデータそのものだけでは判断できない。

[0028]

また、サブコード同期信号に対する位相でバッファメモリに取りこみを開始するデコードデータ上の位置を決定するのはFIFO動作による位相変動があるため再現性が保証できない。

[0029]

従来のディスク再生方式の他の例を説明するための図である図14を参照すると、一般に行われる方法の一つは特開2000-105978号公報に記載されているように、デコードデータとバッファメモリ上のデータを比較して所定のデコードデータを判定する方法である(図14(a))。

[0030]

あるいは、FIFO動作による位相変動をキャンセルする方法も取られている。同期信号、時間位置情報であるサブコード情報とデコードデータの同期を取り、バッファメモリに蓄えてデータの再現性を保証するものである。

[0031]

一つは、目的時間位置情報におけるフレーム上の、特定位置のディスクから読み出したデータをインターリーブRAMへ格納する際の書き込み(write) アドレスとデコードデータ取り出しの際のインターリーブRAMの読み出し(read)アドレスを比較して、一致した場合にタイミング信号を生成する方法である(図14(b))。

[0032]

他の一つは、CIRCデコードにおけるFIFO段数とスループットから目的のデコードデータが出力されるタイミング信号を生成する方法である(図14(c))。

[0033]

一方、特開昭60-136061号公報を参照すると、インターリーブRAM にサブコードシンボルも格納し、メインデータと同様のアドレス管理を行い、メインデータと同期したサブコードデータを得る方法である。



上述した各例は、インターリーブRAMにジッタ吸収用としてFIFO領域をもつシステムの例であるが、これに対して特開平9-17124号公報を参照すると、ディスクから読み出した信号からPLLによりビットクロックを生成し、このビットクロックに従ってディスクから読み出したデータを取りこみ(EFMフレーム同期、EFM復調、サブコード分離、メインデータのインターリーブRAMへの格納)と、CIRCデコードおよびデコードデータのバッファメモリへの書き込みとを行い、バッファメモリからのデータ読み出しおよび楽曲演奏は水晶系クロックで行われるものである。

[0035]

【発明が解決しようとする課題】

上述したように従来のディスク再生装置では、上述した公報のうち、デコード データとバッファメモリ上のデータを比較して所定のデコードデータを判定する 方法は、比較するデータが多いとハード量が大きくなることである。比較するデ ータを大きくしても誤判定の可能性が消えないという欠点を有する。

[0036]

ディスクから読み出したデータをインターリーブRAMへ格納する際の書き込みアドレスとデコードデータ取り出しの際のインターリーブRAMの読み出しアドレスを比較する方法は、インターリーブRAMのアドレス比較は11bitデータの保持と比較であるため、ハード量が大きい欠点を有する。

[0037]

CIRCデコードにおけるFIFO段数とスループットから目的のデコードデータが出力されるタイミング信号を生成する方法は、カウンタを用いて大きい遅延値を測定するにはカウンタのbit数が増える欠点を有する。

[0038]

インターリーブRAMにサブコードシンボルも格納しメインデータと同様のアドレス管理を行い、メインデータと同期したサブコードデータを得る方法は、8bitデータ幅のインターリーブRAMには8bitのサブコードシンボルを格納することはできても、サブコード同期信号SO,S1が8bitでは表現でき

ず、インターリーブRAMの格納においてサブコード同期信号が失われてしまう 欠点を有する。

[0039]

ディスクの回転ムラなどによる取り込みデータのデータレート変動は、デコードデータを格納するバッファメモリにおいて吸収されるものであり、デコードデータとサブコードデータには位相変動が発生しない。

[0040]

このようなシステムの欠点は、バッファメモリに格納されるデコードデータが 固定レートではなくディスクの回転ムラなどにより変動するため、デコードデー タが固定レートのシステムに比べてバッファメモリに格納されたデータの監視・ 制御が必要になり、マイコン、ソフトウエアの負担が増大することである。

[0041]

また、このようなシステムでは楽曲演奏においてデコードデータ格納のバッファメモリは必須であり、バッファメモリを介さずにデコードデータにより楽曲演奏という簡易構成を取る事は出来ない。

[0042]

本発明の目的は、上述した従来の欠点に鑑みなされたものであり、メインデータを格納するインターリーブRAMの空き領域に、サブコードに含まれた時間情報に同期保護をかけた後のサブコード同期信号を書き込み、そのサブコード同期信号をインターリーブRAMからメインデータとともに読み出すことで、メインデータとサブコード同期信号とを同期させることができるので、音声CDから読み出しデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証する技術を提供することにある。

[0043]

【課題を解決するための手段】

本発明の光ディスク再生装置は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを

格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、読み出した前記サブコード同期信号を前記メインデータと同期して機能させるインターリーブRAM制御手段を有することを特徴とする。

[0044]

また、前記インターリーブRAMから読み出した前記メインデータを、デコードデータとして外部出力用のバッファメモリに格納するとき、前記サブコード同期信号が前記バッファメモリへの書き込み開始を制御することができる。

[0045]

さらに、前記サブコード同期信号が格納される前記空き領域は、前記メインデータが書き込まれた各フレームにおけるデータシンボル群のうち、インターリーブ遅延を割り当てられたデータシンボルの配置位置に隣接したメモリ領域としてもよい。

[0046]

さらにまた、前記サブコード同期信号が格納される前記空き領域は、少なくと も前記最小または前記最大のインターリーブ遅延を割り当てられたデータシンボ ルと同等のマージンアドレスをもつメモリサイズを有する。

[0047]

また、前記インターリーブRAM制御手段は、1フレーム毎に1回だけ、前記サブコード同期信号を前記インターリーブRAMに対して書き込む同期情報更新機能を有することでもよい。

[0048]

さらに、前記サブコード同期信号を格納する領域は、FIFO動作による遅延 制御を行うためのマージンアドレス領域を有し、前記インターリーブRAMの前 記空き領域内に配置することでもよい。

[0049]

さらにまた、前記インターリーブRAMの前記空き領域に格納する前記サブコード同期信号は、1ビット信号のみとすることでもよい。

[0050]

また、サブコードシンボルビットPを前記サブコード同期信号であるビットデータに置き換えたシンボルデータを前記インターリーブRAMの前記空き領域に格納し、デ・インターリーブで取り出した前記シンボルデータからサブコード同期信号と、Qビット、Rビット、Sビット、Tビット、Uビット、VビットおよびWビットとを分離する機能を有することもできる。

[0051]

さらに、前記サブコード同期信号を格納する最小構成は、マージンアドレス、 データ書き込みアドレスおよびデータ読み出しアドレスの3種類の格納領域を有 することでもよい。

[0052]

本発明の光ディスク再生装置の他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、インターリーブRAMから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブRAM制御手段を有し、前記インターリーブRAMに含まれる前記FIFO領域のアンダーフローに応じて前記FIFO領域のセンタリングを行った場合に、前記センタリングで飛び越されるサブコード同期信号格納領域のアドレスに"0"データの書き込みを行う誤同期信号読み出し防止手段を有することにある。

[0053]

本発明の光ディスク再生装置のまた他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、インターリーブRAMから読み出した前記サブコード同期信号を前記メインデータと同期

したサブコード同期信号として機能させるインターリーブRAM制御手段と、前記FIFO領域のアンダーフローが起きてから前記FIFO領域のセンタリングで飛び越されるサブコード同期信号格納領域のアドレスが読み出されるまでの一定期間、前記インターリーブRAMから読み出されるサブコード同期信号をマスクする同期信号マスク手段とを有することにある。

[0054]

また、前記インターリーブRAMのFIFO領域をもつアドレス管理において、管理される前記FIFO領域がオーバーフローまたはアンダーフローした時にはライトアドレスを基準としてリードアドレスのセンタリングを行うことができる。

[0055]

本発明の光ディスク再生装置のさらに他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記メインデータをインターリーブRAMへ格納するとともに、前記サブコードに含まれる同期情報に予め定める第1の同期保護を行って得られた1ビットのサブコード同期信号も前記インターリーブRAMの空き領域に書き込み、前記メインデータとともに前記インターリーブRAMから読み出した前記サブコード同期信号に対して前記第1の同期保護とは異なる第2の同期保護を行う二重同期保護手段を有することにある。

[0056]

また、前記第1の同期保護は、前記サブコードに含まれる第1および第2の同期情報を周期カウントした結果、前記第1および前記第2の同期情報が連続しているときのみ同期情報と見なす機能を有し、前記第2の同期保護は、前記周期カウントの結果に応じて、改めてサブコード同期信号を挿入するかまたは前記インターリーブRAMから読み出したサブコード同期信号を無視する機能を有することができる。

[0057]

本発明の光ディスク再生装置のさらにまた他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を

、メインデータのフラグ信号を格納するフラグRAMの空き領域に書き込んで前 記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、前 記フラグRAMから読み出した前記サブコード同期信号を前記メインデータと同 期して機能させるフラグRAM制御手段を有することにある。

[0058]

また、前記フラグRAMにおける前記サブコード同期信号の格納領域は、前記フラグRAMの空き領域の容量に応じて予め設定した前記FIFO領域のマージンアドレス容量に応じたメモリ容量を有することができる。

[0059]

本発明の光ディスク再生装置の他の特徴は、メインデータおよびそのサブコー ドを記録した光記録媒体から読み出された前記メインデータおよび前記サブコー ドからビットクロックを生成するPLL (Phase Locked Loop)回路と、前記ビットクロックと前記メインデータおよび前記サブコードとを入 力し同期情報の検出およびEFM(Eight to Fourteen Mo dulation)変調されたメインデータを復調し出力するデータ検出・復調 手段と、前記同期情報および復調された前記メインデータを基にCRC (Сус lic Redundancy Check) エラーチェックを行ったQコード CRC判定信号とQコードデータシンボルと前記同期情報に同期保護を行って得 られたサブコード同期信号とを出力する同期保護・エラー訂正・Qコード分離手 段と、前記Qコードデータシンボルから時間位置情報を読み出すQコードバッフ ア手段と、前記メインデータおよび前記サブコード同期信号を格納するインター リーブRAMと、前記サブコード同期信号を含むシンボルおよび前記メインデー タを入力しCIRC (Cross Interleaved Reed-Sol omon Code)エラー訂正を行うとともに、前記インターリーブRAMに 格納される各シンボル領域のマージンアドレス領域をFIFO動作でアドレス管 理し、かつ前記サブコード同期信号を含むシンボルを1フレーム毎に前記インタ ーリーブRAMの空き領域に格納させ、さらに読み出した前記サブコード同期信 号および前記メインデータを同期させて出力するエラー訂正・メモリ制御手段と 、前記エラー訂正結果を格納するフラグRAMと、前記インターリーブRAMか

ら読み出した前記メインデータおよび前記サブコード同期信号を前記エラー訂正・メモリ制御手段を介して入力するメモリコントローラと、前記サブコード同期信号に同期して前記メインデータを格納するバッファメモリと、前記メインデータを前記Qコードデータシンボルと関連づけて管理するとともに前記バッファメモリに格納させるための制御および前記光記録媒体に対する光学的位置制御を行う中央処理装置(CPU)とをそれぞれ備えることにある。

[0060]

本発明の光ディスク再生装置のデータ再生方法は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、インターリーブRAMから読み出した前記サブコード同期信号を前記メインデータと同期して機能させることを特徴とする。

[0061]

また、前記インターリーブRAMの前記空き領域の複数ビット幅のうちの1ビットに前記サブコード同期信号を、他の1ビットにはサブコードに含まれる8ビットのサブコードシンボルP,Q,R,S,T,U,V,WのうちのシンボルビットQのCRCエラー判定結果をそれぞれ格納することができる。

[0062]

さらに、サブコードシンボルビットPを前記サブコード同期信号であるビットデータに置き換えたシンボルデータを前記インターリーブRAMの前記空き領域に格納し、デ・インターリーブで取り出した前記シンボルデータからサブコード同期信号と、Qビット、Rビット、Sビット、Tビット、Uビット、VビットおよびWビットとを分離することもできる。

[0063]

本発明の光ディスク再生装置のデータ再生方法の他の特徴は、光記録媒体から 読み出したメインデータおよびそのサブコードを再生する際に、前記サブコード に含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期 信号を、メインデータのフラグ信号を格納するフラグRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、前記フラグRAMから読み出した前記サブコード同期信号を前記メインデータと同期して機能させることにある。

[0064]

また、前記フラグRAMを前記前記サブコード同期信号の格納領域とする場合 、前記FIFO領域のマージンアドレス領域は、前記フラグRAMの空き領域の 容量に応じて決まるメモリ容量に予め設定されてもよい。

[0065]

本発明の光ディスク再生装置のデータ再生方法のまた他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブRAMの空き領域に書き込んで前記メインデータと同様にFIFO領域をもつアドレス管理を行うことにより、インターリーブRAMから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブRAM制御手段を有し、前記インターリーブRAM制御手段が前記インターリーブRAMに含まれる前記FIFO領域のアンダーフローに応じて前記FIFO領域のセンタリングを行った場合に、前記センタリングで飛び越されるサブコード同期信号格納領域のアドレスに"O"データの書き込みを行うことにある。

[0066]

本発明の光ディスク再生装置のデータ再生方法のさらに他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記メインデータをインターリーブRAMへ格納するとともに、前記サブコードに含まれる同期情報に予め定める第1の同期保護を行って得られた1ビットのサブコード同期信号も前記インターリーブRAMの空き領域に書き込み、前記メインデータとともに前記インターリーブRAMから読み出した前記サブコード同期信号に対して前記第1の同期保護とは異なる第2の同期保護を行うことにある。

[0067]

また、前記サブコードに含まれる第1および第2の同期情報を周期カウントした結果、前記第1および前記第2の同期情報が連続しているときのみこれらの同期情報を前記第1の同期保護により前記サブコード同期信号と見なし、前記周期カウントの結果に応じて、前記第1および第2の同期情報を前記第2の同期保護により、改めてサブコード同期信号を挿入するかまたは前記インターリーブRAMから読み出したサブコード同期信号を無視することができる。

[0068]

【発明の実施の形態】

先ず、本発明の概要を述べると、光ディスク再生装置において、CIRCデコードにおけるインターリーブRAMにデコードされたメインデータシンボル(以下、メインデータと称す)を書き込むだけでなくその空き領域に、サブコードに含まれたサブコード同期信号1ビットを書き込むことで、メインデータと同様にFIFO領域を持つアドレス管理を行うので、インターリーブRAMから読み出したサブコード同期信号とメインデータとを同期させることが出来るものである

[0069]

従って、インターリーブRAMから読み出したメインデータと同期したサブコード同期信号によってバッファメモリへのデコードデータ(メインデータ)書き込み開始を制御することができ、音声CDから読み出しデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証することができる。

[0070]

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。本発明の第 1の実施の形態の構成を示した図1、CIRCデコードコントローラ14のメモ リアドレス管理回路を示した図2を参照すると、光ディスク再生装置1は、ディ スクから読み出されたデータがEFMフレーム同期・EFM変調回路11および PLL回路10に入力される。

[0071]

PLL回路10で生成されたビットクロック101が、EFMフレーム同期・

EFM変調回路11に供給される。

[0072]

EFMフレーム同期・EFM変調回路11からは、変調時の16ビットからデコードされた8bitのメインデータ111がCIRCデコードコントローラ14に出力される。

[0073]

さらに、EFMフレーム同期・EFM復調回路 1 1 からは、サブコードの同期情報 S 0 、 S 1 を示す信号と 8 b i t のサブコードシンボル(P \sim Q) 1 1 2 がサブコート同期・Q 1 1 2 に出力される。

[0074]

サブコート同期・Qコード・CDーTEXT分離・CRCチェック回路12からは、同期保護を行ったサブコード同期信号SCを含むシンボルがCIRCデコードコントローラ14に出力される。

[0075]

さらに、サブコート同期・Qコード・CD-TEXT分離・CRCチェック回路12からは、QコードCRC判定結果信号121およびQコード122がQコード・CD-TEXTバッファ回路13に出力される。

[0076]

CIRCデコードコントローラ14およびインターリーブRAM15の間と、 CIRCデコードコントローラ14およびフラグRAM16の間には、それぞれ のRAMに書き込み、読み出すためのデータを入出力し、かつそのための制御信 号が存在する。

[0077]

CIRCデコードコントローラ 14 からは、デコードデータであるメインデータ 141 およびバッファ開始のタイミングを告げるサブコード同期信号 SC がメモリコントローラ 17 に出力される。

[0078]

メモリコントローラ17からは、バッファメモリ18に書き込み、読み出すメ

インデータが入出力され、かつそのための制御信号が出力される。

[0079]

Qコード・CD-TEXTバッファ回路13からは、CPU19に対し、ディスクから読み出したメインデータの時間位置情報が出力される。

[0080]

CPU19からは、メモリコントローラ17との間で、メモリコントローラ17をCPU19が制御する信号が入出力される。

[0081]

上述した構成における各構成要素の機能を説明する。PLL回路10は、メインデータおよびそのサブコードを記録した光記録媒体(図示せず)から読み出されたメインデータおよびサブコードからビットクロック101を生成する。

[0082]

EFMフレーム同期・EFM復調回路11(請求項のデータ検出・復調手段)は、ビットクロック101とメインデータおよびサブコードとをそれぞれ入力し、サブコードから同期情報を検出するとともに、EFM変調された16ビットのメインデータを8ビットデータに復調(デコード)し、メインデータ111を出力する。

[0083]

サブコード同期・Qコード・CDーTEXT分離・CRCチェック回路12(請求項の同期保護・エラー訂正・Qコード分離手段)は、EFMフレーム同期・ EFM復調回路11で検出された同期情報SO,S1と、サブコード112を基 に、CRCエラーチェックを行い、そのチェック結果であるQコードCRC判定 結果信号121と、QコードデータシンボルおよびそのCDーTEXT122と 、同期保護を行ったサブコード同期信号SCを含むシンボルとを出力する。

[0084]

Qコード・CD-TEXTバッファ回路13 (請求項のQコードバッファ手段) は、CRCエラー判定結果信号121並びにQコードデータシンボルおよびそのCD-TEXT122から時間位置情報を読み出して出力する。

[0085]

CIRCデコードコントローラ14(請求項のエラー訂正・メモリ制御手段)は、同期保護が行われたサブコード同期信号SCを含むシンボルおよびメインデータ111を入力し、メインデータ111に対してCIRCエラー訂正(C1)を行う。

[0086]

メモリアドレス管理回路140は、入力したメインデータ111および同期保護されたサブコード同期信号SCを基にインターリーブRAM15のデータ入出力領域をFIFO動作でアドレス管理する。さらに、制御信号に応じてメインデータ141とサブコード同期信号SCとを出力する。

[0087]

インタアーリーブRAM15は、入力したメインデータ111の格納に際し、 メモリアドレス管理回路140の制御の下に、メモリアドレスがFIFO動作で 管理され、かつサブコード同期信号SCを1フレーム毎にメインデータ111の 格納領域の空き領域に格納する。さらに、格納されたサブコード同期信号SCを メインデータ141と同期したサブコード同期信号SCとして出力する。

[0088]

フラグメモリ(以下、フラグRAMと称す)16は、CIRCエラー訂正結果 143を格納する。

[0089]

メモリコントローラ17は、インターリーブRAM15から読み出したメイン データ141およびサブコード同期信号SCをCIRCデコードコントローラ1 4を介して入力する。

[0090]

バッファメモリ18は、サブコード同期信号SCに同期してメモリコントローラ17との間で、メインデータ171を書き込み、読み出す。

[0091]

CPU19(中央処理装置)は、メインデータ172をQコードデータと関連づけて管理するとともに、バッファメモリ18に格納させるための制御および光記録媒体に対する光学的位置制御を行う。

[0092]

上述した構成および基本機能を有するディスク再生装置1は、ディスクから読み出された変調データが、EFMフレーム同期・EFM復調回路11とPLL回路10に入力され、PLL回路10ではディスクから読み出された変調データに位相同期したビットクロック101が生成される。

[0093]

ビットクロック101は、EFMフレーム同期・EFM復調回路11に入力され、EFMフレーム同期・EFM変調回路11はビットクロックで動作する。

[0094]

EFMフレーム同期・EFM復調回路11は、ディスクから読み出された変調データからEFMフレーム同期パターンを検出し、588bitで構成されるEFMフレームから14bitのサブコードの同期情報SO、S1と32個の14bitメインデータとを分離する。

[0095]

32個の14bitメインデータ111を分離すると、これらのサブコードの同期情報SO, S1およびメインデータシンボル111である各14bitシンボルに対してEFM復調を行う。

[0096]

EFM復調により、14ビットのサブコードの同期情報SO, S1は、サブコードの同期情報SO, S1であるか否かの判定信号または8bitのサブコードの同期情報に変換される。14ビットのメインデータ111は8bitのメインデータシンボルに変換される。

[0097]

サブコードの同期情報SO、S1を示す信号および8bitのサブコードシンボルP,Q,R,S,T,U,V,Wが、サブコート同期・Qコード・CD-TEXT分離・CRCチェック回路12に出力され、サブコードの同期情報SO、つづいてS1で始まる98EFMフレームからなるサブコードフレームを検出する。

[0098]

一方、SO, SIを除く96 サブコードシンボルP, Q, R, S, T, U, V, Wからは、8bit サブコードシンボルP, Q, R, S, T, U, V, WのうちのQビットのみを分離し、1 サブコードフレームあたり12Byte (=1ビット×96フレーム) のQコードデータを分離する。

[0099]

12ByteのQコードデータの後半(Q81~Q96)の2Byteはパリティであり、前半(Q1~Q80)の10Byteは時間位置情報である。

[0100]

パリティを反転させたQコードデータを、

 $P(x) = x^1 + 6 + x^1 + 2 + x^5 + 1$

で表されるCRCチェッカに入力し、判定がOKであるQコードデータがQコード・CD-TEXTバッファ13で読み出し可能となる。

[0101]

サブコート同期・Qコード・CD-TEXT分離・CRCチェック回路12におけるサブコードフレーム検出では、サブコードの同期情報SO, S1の同期保護が行われ、98EFMフレーム周期でサブコードの同期情報SO, S1のどちらも検出されなかった場合には、同期情報SO, S1を挿入したり、98EFMフレーム周期に従わずに入力されたサブコードの同期情報を、既定回数無視したりする同期保護動作を行う。

[0102]

同期保護が行われたサブコード同期信号SCを含むシンボルがCIRCデコードコントローラ14に出力される。この第1の実施の形態ではQコードデコードおよびCD-TEXTデコードを、インターリーブRAM15の前段のサブコート同期・Qコード・CD-TEXT分離・CRCチェック回路12で行ってしまう構成であるから、シンボルに含まれるのはサブコード同期信号だけでよく、サブコード同期信号SCを含むシンボルとは、例えば〔サブコード同期信号, 0, 0, 0, 0, 0, 0, 0]となる。

[0103]

CIRCデコードコントローラ14は、図2を参照すると、インターリーブR

AM15との間の信号として、アドレス、書きこみ、読み出しなどの制御信号と、入出力信号(メインデータ、SC)141であり、入出力信号141の入力信号はサブコード同期信号SCおよびメインデータ111が混じっている入力データであり、出力信号はサブコード同期信号SCとメインデータ142とが分離されている。

[0104]

上述したインターリーブRAM15との間の制御信号および入出力信号は、CIRCデコードコントローラ14への入力、出力でもあるが、インターリーブRAM15へのデータアクセスは、CIRCデコードコントローラ14内部で閉じたデータ入出力でもある。

[0105]

EFMフレーム同期・EFM復調回路11から入力されたメインデータ111をインターリーブRAM15に格納する一方で、メインデータ111の前半のパリティ4シンボルに対しC1シンドローム演算を行う。

[0106]

ここで、1EFMフレーム32シンボルに含まれる前半28シンボル (データ 12シンボル+パリティ4シンボル+データ12シンボル) のみをインターリー ブRAM15に格納し、後半のC1パリティ4シンボルについてはインターリー ブRAM15に格納せずエラー訂正の対象にもしない。

[0107]

C1シンドローム演算は奇数シンボル偶数シンボルが1delayの関係で二つのEFMフレームにまたがっているため、2EFMフレームが入力されたところで1フレーム分のC1シンドローム演算が終了する。

[0108]

シンドローム演算を保持するデータは奇数シンボル偶数シンボルで2系統存在することになる。C2シンドローム演算ならびにC2エラー訂正は、インターリーブRAM15に格納されたメインデータ141のうちのからインターリーブ遅延を解いた28シンボルを読み出して行われる。

[0109]

CIRCデコードコントローラ14は、メインデータに対するシンドローム演算結果をもとにエラー判定、エラー訂正を行う。C1訂正では2シンボルまでのエラー訂正を行うことが可能である。従って、C1エラー訂正の結果をフレーム単位でフラグとしてフラグRAM16に記録することによって、C2エラー訂正では2シンボルまでのエラー訂正とフラグを参照することにより、4シンボルまでの消失訂正が可能である。

[0110]

C1エラー訂正、デインターリーブ、C2エラー訂正を行った28シンボルのメインデータはスクランブルと2delayが解かれ、1フレーム24シンボル、音声データとしては16bitデータの12シンボルが順次インターリーブRAM15から読み出され、デコードデータとしてCIRCデコードコントローラ14からメモリコントローラ17を介してバッファメモリ18に出力される。

[0111]

音声CDにおいては、中間値補間処理の場合、インターリーブRAM15から 読み出されたメインデータ(デコードデータ)は、C2エラー訂正で異常データ と判定されたデータについては、16bitデータ単位で前後の正常データの中 間値と置き換えられる。

[0112]

CIRCデコードにおけるインターリーブRAM15、フラグRAM16は、それぞれリングバッファとして使用され、最大アドレスの次は最小アドレスに戻る。すなわち、新しいフレームでは、データを書き込み、読み出すアドレスがインクリメントされ、最大アドレスの次は最小アドレスのゼロアドレスとなり、それぞれのRAM15,16の使用領域はその大きさが固定のままRAMアドレス空間を巡回する。

[0113]

EFMフレーム同期・EFM復調回路11は、PLL回路10で生成したビットクロック101で動作し、その他の回路は周波数が一定の水晶系クロックで動作する。

[0114]

動作クロックは異なるが、ディスクの回転が安定した定常状態では、CIRC デコードコントローラ14に入力される1EFMフレーム32シンボルとCIR Cデコードから出力される1フレーム24シンボルとは、1フレームの周波数が等しく、1倍速では7.35KHzである。

[0115]

しかし、ディスクの偏心などでディスクに回転ムラがある場合、ディスクから 読み出される1EFMフレーム588ビット32シンボルのデータは7.35K Hzの周期長からはずれることになる。

[0116]

一方、8bitデータ幅2048アドレスのインターリーブRAM15は、定常状態のみであれば、基本的には次のアドレス数が必要である。

基本のアドレス数=〔データ書き込み+1 d e l a y + C l 訂正+インターリーブ遅延(27D~0D:D=4)+C2シンドローム+C2訂正+2 d e l a y + データ読み出し〕

この基本的なアドレス数について検討すると、

〔データ書き込み+C1訂正+C2シンドローム+C2訂正+データ読み出し〕のフローに各28シンボルそれぞれの位置に1アドレスを与えるとしても、〔C2訂正+データ読み出し〕のアドレスはパリティには必要ないので、これらのアドレスは各24シンボルでもよい。

[0117]

従って、1 delayは14シンボル、2 delayは12シンボル、インターリーブ遅延はD=4で27×D+・・・+0×Dなので、結局、定常状態でのメモリ領域のアドレス数は、

アドレス数= (データ書き込み+C1訂正+C2シンドローム+C2訂正 +データ読み出し) \times 28 となる。

[0118]

従って、インターリーブRAM15に必要なアドレス空間は、 必要なアドレス空間=(データ書き込み+C1訂正+C2シンドローム +C2訂正+データ読み出し)×28+(1delay)×14

- $+ (2 d e 1 a y) \times 12 + (27 + 26 + \cdots + 1 + 0) \times 4$
- $= (28 \times 5) + 14 + (108 \times 14) + 12 \times 2$
- = 140+14+1512+24=1690アドレス

であればよい。この場合、8bitデータ幅2048アドレスのインターリーブ RAM15には、

2048-169=3587 F ν

もの空き領域があることになる。

[0119]

上述した構成ではデータ書き込みされたアドレスと1delayのない場合の C1訂正アドレスとが隣り合っており、各シンボルの領域も隣接している。その ため、ディスクから読み出されるデータのデータレートが早くなった場合には、 同じシンボル位置のデータ書き込みアドレスとC1訂正アドレスとが干渉する。

[0120]

また、ディスクから読み出されるデータのデータレートが遅くなった場合には、データ書き込みアドレスに、隣のシンボルのデータ読み出しアドレスが干渉する。

[0121]

そこで、同じシンボル位置のデータ書き込みアドレスとC1訂正アドレス、データ書き込みアドレスと隣のシンボルのデータ読み出しアドレスとにそれぞれマージンを取ることによって、例えばディスクの回転ムラなどによりディスクから読み出されるデータのデータレートに変化があっても対応できるようにする方法がとられる。

[0122]

すなわち、ディスクから読み出したデータの取り込みは、データからPLL回路10によって再現したビットクロック101でデータを認識し取り込みを行っている。

[0123]

ここで、データの取り込みはディスクの回転の影響を受けることになる。ディ

スクの回転や読み出しの線速度が一定になるように制御をかけるが、ディスクに 偏心があったり回転ムラで線速度に乱れが生じ、ビットクロックで認識されて取 り込まれたディジタルデータのデータレートには乱れが生じてしまう。

[0124]

一方、システムクロックは水晶発振子で生成されるクロックを元にし、最終的には一定レートで音声データを取り出している。それは最終の音声データの取り出しを水晶系クロックの一定レートで行わないと、音声データに歪みが生じてしまうためである。

[0125]

すなわち、ディスクからのデータの取り込みはデータレートに変動が生じる可能性のある状況で行われているということであり、デコードを行った最終的なデータの取り出しは変動のない一定レートで行われる。

[0126]

そのため、デコードを行う処理系では、データの取り込みと最終的なデータの取り出しにおけるデータレートの差(ジッタ・回転ムラ=データレートの差)を吸収しなければならない。

[0127]

一般的には、データを格納するRAMにFIFO動作をさせるとともに、ジッタ吸収を行うための領域を置き、データレートの差の影響を吸収している。データを格納する前段にレジスタで構成したFIFO回路を置いてもよいが、データ格納に用いるRAMに適当な規模のものを用いると、RAM容量に余裕があるため、ジッタ吸収のFIFO動作をRAMのアドレッシングで行える。

[0128]

動作としては、取り込んだデータは連続するアドレスに格納(書き込み)して 行き、処理の為にデータを読み出すときは、先の書き込みアドレスとは離れた「 古い」アドレスのデータから使いはじめる。

[0129]

後述する図4においては、アドレスを固定で考えた場合、古いデータは左側、 新しいデータはデータ書き込み"W"の位置が順次右に移動していきデータを格 納する。

[0130]

一方、処理のためのデータ読み出し"R"または読み出し/書き込み"R/W"は、"W"とは離れた位置にあり、これも次第に右に移動していく。データ取り込みとデータ処理のデータレートが等しい場合には、"W"と、"R"または"R/W"の位相関係はそのままでともに右に移動していく。

[0131]

また、図4においてアドレスを固定ではなく位相関係で考えると、データ取込とデータ処理のデータレートが等しい場合には、"W"と、"R"、または"R/W"の関係は変化がなく、新しいフレームになるたびにそれぞれのアドレスが1つずつインクリメントする。

[0132]

データの取り込みのデータレートに変動が出た場合、例えばデータレートが遅くなった場合、"W"の移動は遅くなり、処理スピードにはそれほど変化がないので、"W"と、"R"または読み出し/書き込み"R/W"のアドレス上の距離は近づくことになる。

[0133]

データレートが速くなった場合、"W"の移動が速くなり、"W"と、"R" または読み出し/書き込み"R/W"の距離は開くことになる。

[0134]

従って、データ書きこみ "W" と、データ処理 "R" または "R/W" の位相 関係は、取り込みのデータレートに従って変動することになる。

[0135]

"W"と、"R"または"R/W"との間のアドレスがデータレートの変動に従って増減し、FIFO動作を行い、データレート変動においても正常な処理が可能になる。

[0136]

取り込みのデータレートが遅い場合、"W"と、"R"または"R/W"との間のアドレスを使い果たし、"W"と、"R"または"R/W"が干渉し正常な

処理が出来なくなる。

[0137]

上述したのは、1つのシンボルのRAM上の領域についてであるが、RAM上では、各シンボルの領域が隣り合って配置されるので、取り込みのデータレートが速い場合は、あるシンボルの"W"と、"R"または"R/W"との間のアドレスが離れてしまうと、"W"とは隣り合うシンボルの"R"または"R/W"が、"R"または"R/W"とは隣り合うシンボルの"W"が近づくことであり、その場合も隣り合うシンボルと干渉した場合には正常な処理が出来なくなる。

[0138]

従って、アドレスのマージンはFIFO段数のイメージでジッタ吸収を行うことができる。つまり、データ読み出しのアドレス位置とデータ書き込みのアドレス位置を異ならせるのは、アドレス上にジッタマージンを持たせ、FIFO動作により取り込みのデータレート変動においても処理を正常に行うためである。

[0139]

上述したインターリーブRAMにおけるジッターマージンを持たせる場合、同じシンボル位置のデータ書き込みアドレスとC1訂正アドレス、あるいは1delayアドレスの間に6アドレス、データ書き込みアドレスと次のシンボルのデータ読み出しアドレスの間に6アドレスのマージンアドレスを取ると、使用アドレスには、

 $(6+6) \times 28 = 3367 + 772$

が追加となり、使用アドレスは、

1690+336=2026アドレス

となる。

[0140]

この場合、マージンアドレスはデータ書き込みアドレスの前後に6アドレスずつとなり、データ書き込みアドレスは初期状態で7アドレス、最小で1アドレス、最大で13アドレスの段数としてのFIFO動作を行う。この場合でも2048アドレスのインターリーブRAMには22アドレスの空きがあることになる。

[0141]

上述したマージンアドレスを持つ構成において、インターリーブ遅延が0×D と最も短い28番目のシンボル0Dの使用領域のアドレス配置を示した図3を参照すると、上段がシンボル内アドレス配置を示し、下段が28番目:0Dのシンボルを示してある。

[0142]

0 Dシンボルの使用アドレスは、

使用アドレス=(データ書き込み+1delay+C1訂正 +インターリーブ遅延($0 \times D: D=4$)+C2シンドローム+C2訂正 +2delay+データ読み出し)+マージンアドレス(6+6) = (1+1+1+0+1+1+2+1)+12= 20アドレス

である。

[0143]

上述したODシンボルの使用アドレスが20アドレスであることを念頭に置いてサブコード同期信号の格納領域を検討すると、サブコート同期・Qコード・CD-TEXT分離・CRCチェック回路12からCIRCデコードコントローラ14に出力されるサブコード同期信号SCを、1フレームに一度インターリーブRAMにリードおよびライトを行う。

[0144]

そのアドレス管理は、インターリーブ遅延が0×Dと最も短い28番目のシンボルと同様にデータの書き込みにおいてマージンアドレスを持ち、かつFIFO動作を行うような遅延制御を行い、インターリーブRAM15に格納することによって、インターリーブRAM15から読み出したサブコード同期信号SCは、同様にインターリーブRAM15から読み出したメインデータ(デコードデータ)と同期したサブコード同期信号SCとなる。

[0145]

ここでインターリーブRAMシンボルの領域配置を示した図3を参照すると、インターリーブRAM15におけるシンボル領域の配置とサブコード同期信号領域の配置が示されている。

[0146]

ずなわち、例えば各シンボル領域27D~0Dは隣接して2048アドレスのインターリーブRAM15に配置され、0Dシンボルに隣接してサブコード同期信号SCの領域が配置される。

[0147]

前述した図3におけるサブコード同期信号のアドレス領域を、図4の0D領域の下位ビットの位置に、連続して格納する配置領域であることが理解できるであるう。サブコード同期信号SCを格納する領域は、0Dシンボルの使用領域と等しい20アドレスである。なお、ここでは0D領域の下位ビットの位置に、連続して格納したが、後述する図11に示したように、27D領域の前の領域に配置してもよい。

[0148]

インターリーブRAM15から読み出したサブコード同期信号SC、すなわち、メインデータ142と同期したサブコード同期信号SCがCIRCデコードコントローラ14からメモリコントローラ17に出力され、メモリコントローラ17は、サブコード同期信号SCによってバッファメモリ18にメインデータ(デコードデータ)171の取り込みを開始させる。

[0149]

CPU19は、光ディスクに対する光学ヘッドの内外周方向への位置を制御し、QコードCD-TEXTバッファ13から得られるQコード時間位置情報131でその位置を判断する。

[0150]

バッファメモリ18上のメインデータ171をQコード情報131と関連付けてサブコードフレームに含まれる98×24Byte単位で管理する。すなわち、メインデータ142と同期したサブコード同期信号SCによりバッファメモリ18へのメインデータ171の取り込みを開始することにより、Qコード情報131と関連付けたメインデータ171をバッファメモリ18に再現性を持って格納することができる。

[0151]

上記バッファメモリは一般的にショックプルーフやPCでのCD再生など、一旦音声データを蓄えるメモリであり(データ格納のインターリーブRAM)とは異なる)、ディスクからの読み出しとデコード処理を高速(1より大きいn倍速)で行い、バッファメモリ18がいっぱいになるまで格納し、バッファメモリ18が一杯になったらディスクからの読み出しを停止し、バッファメモリ18への格納も停止する。

[0152]

バッファメモリ18からは1倍速でデータを取り出して楽曲演奏を行うが、バッファメモリ18のデータが少なくなると、また高速でディスクからデータを読み出してデコード処理を行いバッファメモリ18にデータを蓄える。

[0153]

バッファメモリ18にデータを再び蓄える間も、バッファメモリ18からの1倍速でのデータ取り出しと楽曲演奏は継続されている。

[0154]

バッファメモリ18からの1倍速でのデータ取り出しと楽曲演奏は継続して行われるが、ディスクからのデータ読み出しとデコード処理とバッファメモリ18へのデータ格納は高速で断続的に行われる。

[0155]

上述した動作を行うためには、連続した楽曲データをある単位で区切り、バッファメモリ18上でつなぎ合わせることが必要になる。

[0156]

しかし、音声CDのデコードデータである楽曲データ上には目印がついていないため、CD-ROMのデコードデータにはヘッダ情報があるが、音声CDで用いることの出来る目印はサブコードに含まれるQコードデータのみである。

[0157]

ディスクからデータの読み出しを行いながらQコードデータでディスク上の位置を検出し、目的位置に対応するメインデータ (デコードデータ) からバッファメモリ18に格納を開始することが目的の動作である。

[0158]

すなわち、メインデータには前述したように、FIFO動作があるために、Q コードデータの検出とメインデータの関係が一定ではなく、FIFO動作がいつ 何の要因で働くかわからないため、ディスクのある決まった場所を再生(データ 取込、デコード動作)しても、メインデータの得られるタイミングが毎回変動す る。

[0159]

そこで、本発明ではメインデータに本来無いはずの「目印」として、インターリーブRAMに1ビットのサブコード同期信号SCを格納し、メインデータと同様のFIFO管理を行い、インターリーブRAM15から読み出したサブコード同期信号SCを用いてバッファメモリ18へのメインデータ171の取り込みを制御している。

[0160]

つまり、メインデータ171のタイミングを取ることが目的であるから、QコードデータをインターリーブRAM15に書きこむ必要はなく、サブコード同期信号1ビットのみで十分である。

[0161]

上述したように、第1の実施の形態によれば、インターリーブRAM15の空き領域を用い、サブコードの処理系は従来のままでサブコード同期信号のみインターリーブRAM15に書きこみ、読み出されたサブコード同期信号を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくメインデータの正確なバッファリングを行うことが可能となる。

[0162]

データ比較方式、インターリーブRAMアクセスのアドレス比較方式に対しては回路規模が小さく、FIFO管理のアドレス値からデータタイミングを予測する方式に対しては、同期位置を変更してもアドレッシングを変更するのみで回路規模の変化がほとんどない。

[0163]

従来ある機能と独立した回路を設けるものではなく、従来のものに機能追加するものであり、回路規模の増加が少なく、システム的な誤りを含む可能性も少な

٧١_°

[0164]

サブコードシンボルそのもの、またはQコードシンボルをバッファリングする方式ではシンボルで8bitを使ってしまうため、同期情報の格納が出来なくなってしまうが、本発明では、時間位置情報の更新は1サブコードフレームに1回であり、Qコードをバッファリングする必要はなく、サブコード同期信号をバッファリングするだけで十分である。

[0165]

また、サブコードシンボルP~Qそのもの、またはQコードシンボルをバッファリングする方式では、Qコードデータの更新にバッファリング遅延が発生するが、本発明では同期情報S0、S1に同期保護をかけて抽出したサブコード同期信号CSのみをバッファリングするものであり、Qコードデータには従来通りバッファリング遅延は生じない。

[0166]

次に、第2の実施の形態を説明する。

[0167]

上述した第1の実施の形態においては、インターリーブRAM15に追加で格納するのは、同期情報SO,S1に対して同期保護を行った後の最小構成のサブコード同期信号SCの1bit信号のみであったが、インターリーブRAM15は8bitのデータ幅があるので、他に7bitまでのデータも格納することができる。従って、7ビットのうちの1ビットにもQコードのCRC判定結果のみをサブコード同期信号SCと一緒に格納してもよい。

[0168]

すなわち、第2の実施の形態におけるインターリーブRAMのシンボル領域配置の他の例を示す図5を参照すると、ジッタ吸収においては、サブコードに含まれる同期情報SO、S1に同期保護をかけて抽出したサブコード同期信号SCのみをメインデータとともに再生側のインターリーブRAM15の空き領域に書き込み、メインデータ141と同様にFIFO領域をもつアドレス管理を行うことができ、読み出したサブコード同期信号SCをメインデータ141と同期したサ

ブコード同期信号SCとして機能させる際に、インターリーブRAM15の空き 領域の8ビット幅の1ビットには前述したサブコード同期信号SCを、他の1ビ ットにはサブコードに含まれる8ビットのサブコードシンボルP,Q,R,S, T,U,V,WのうちのシンボルQのエラー判定結果をそれぞれ格納する。

[0169]

また、サブコードのPビットをサブコード同期信号で置き換えた図6を参照すると、サブコードシンボルP, Q, R, S, T, U, V, Wそのものは8bitで同期信号と同時に格納することは出来ないが、サブコードシンボルP, Q, R, S, T, U, V, WのうちのPビットを、サブコード同期信号SCで置き換え、インターリーブRAM15に格納し、取り出したデータからQコードデータ、CD-TEXTデータを分離することも出来る。

[0170]

なお、Qコード、CD-TEXTを分離するとは、1サブコードフレームに含まれる98EFMフレームのうちのSO, S1を除いた96のサブコードシンボルからQビット、R, S, T, U, V, Wビットを取り出すことである。

[0171]

つまり、サブコードシンボル書き換えは、フレーム3からフレーム98までのサブコードシンボル "P, Q, R, S, T, U, V, W"が "サブコード同期信号, Q, R, S, T, U, V, W"のように、 "P"の位置の1 b i t がサブコード同期信号 "SC"に書き換わるものである。

[0172]

このときの構成を示した図7を参照すると、第1の実施の形態との相違点は、 サブコード同期・Qコード・CD-TEXT分離・CRCチェック回路12に含 まれていたQコードデコード、CD-TEXTデコードがインターリーブRAM 15の後段に移されていることである。

[0173]

すなわち、EFMフレーム同期・EFM復調回路 1 1 からは、サブコード同期信号 S 0 、S 1 を示す信号 E S 0 も E 1 も E 1 も

与えられる。サブコート同期・サブコードシンボル書き換え回路 2 0 は、上述したように、フレーム 3 からフレーム 9 8 までのサブコードシンボル [P, Q, R, S, T, U, V, W] が [サブコード同期信号, Q, R, S, T, U, V, W] のように、"P"の位置の 1 b i t がサブコード同期信号 "SC"に書き換えた後、サブコード同期信号 SCを含むシンボル "サブコード同期信号, Q, R, S, T, U, V, W"をCIRCデコードコントローラ 1 4 に出力する。前述した第 1 の実施の形態でのシンボルは [サブコード同期信号, 0, 0, 0, 0, 0, 0] であったことも異なる点である。

[0174]

CIRCデコードコントローラ 14 は、"サブコード同期信号,Q,R,S,T,U,V,W"をインターリーブRAM 15 の他にQコード・CD-TEXT分離・CRCチェック回路 21 にも出力する。

[0175]

Qコード・CDーTEXT分離・CRCチェック回路21は、サブコード同期機能として、サブコード同期信号SCの周期性を検出し、予め定めた規則に従ってサブコード同期の判定(同期保護)を行い、周期性を守らずに来た同期信号SO、S1をマスクするなどして同期保護済みのサブコード同期信号SCを生成する。それ以外の構成は図1の回路と同様である。

[0176]

Qコードでは、96サブコードシンボルに含まれる96ビット、すなわち、1 2Byteは10Byteの目的データと2Byteの(反転)パリティデータからなり、12Byteデータを用いてCRC判定を行うことができる。

[0177]

CD-TEXTでは、96シンボルのうち24シンボル単位に含まれる18B y t e $(6\times24/8)$ のうち16B y t e の目的データと2B y t e の(反転) パリティデータからなり、18B y t e データを用いてCRC判定を行うことができる(CD-TEXT Mode 4の場合)。CRC判定結果がOKで誤りがないと見なされたデータが用いられる。

[0178]

上述したように、第2の実施の形態によれば、インターリーブRAM15の空き領域を用い、サブコードの処理系は従来のままで8ビットのうちの1ビットにサブコード同期信号SCを、他の1ビットにもQコードのCRC判定結果のみをサブコード同期信号SCと同様にインターリーブRAM15に書きこみ、読み出されたサブコード同期信号およびCRC判定結果を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくデコードデータの正確なバッファリングを行うことが可能となる。

[0179]

また、同期位置を変更してもアドレッシングを変更するのみで回路規模の変化がほとんどなく、システム的な誤りを含む可能性も少ない。

[0180]

時間位置情報の更新は1サブコードフレームに1回であり、Qコードをバッファリングする必要はなく、サブコード同期信号をインターリーブRAMバッファリングするだけで十分である。

[0181]

また、同期情報SO, S1に同期保護をかけて抽出したサブコード同期信号CSおよびQコードのCRC判定結果のみをインターリーブRAMにバッファリングするものであり、Qコードデータには従来通りバッファリング遅延は生じない

[0182]

次に第3の実施の形態を説明する。

[0183]

第1の実施の形態においては、インターリーブRAM15に格納するサブコード同期信号SCのアドレス管理は、インターリーブ遅延が0×Dと最も短い28番目のシンボルと同様に20アドレスを使用するものであったが、インターリーブRAM15から読み出したサブコード同期信号SCとメインデータ141とが同期するには、サブコード同期信号SCのインターリーブRAM15格納において、マージンアドレスを持ちFIFO動作を行う遅延制御のみがメインデータのアドレス管理と同様であればよい。

[0184]

つまり、後述するFIF〇領域のアンダーフロまたはオーバーフロが起きたときの状態を説明するための図 8 からも理解できるように、マージンアドレスとして(6+6)である場合には、マージンアドレス以外にはデータ書き込みアドレスとデータ読み出しアドレスの2アドレスのみが必要であり、この場合の最小構成としてはサブコード同期信号格納領域を14アドレスとすることができる。

[0185]

上述したように、第3の実施の形態によれば、インターリーブRAM15の空き領域を用い、サブコードの処理系は従来のままで8ビットのうちの1ビットにサブコード同期信号SCをインターリーブRAM15の、サブコード同期信号格納領域に14アドレスで書きこみ、読み出されたサブコード同期信号を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくデコードデータの正確なバッファリングを行うことが可能となる。

[0186]

また、同期位置を変更してもアドレッシングを変更するのみで回路規模の変化がほとんどなく、システム的な誤りを含む可能性も少ない。Qコードデータには 従来通りバッファリング遅延は生じない。

[0187]

次に第4の実施の形態を説明する。

[0188]

ディスクから読み出すデータのデータレート変動により、インターリーブRAM15上のデータ書きこみアドレスの相対位置が変動し、マージンアドレスを使い果たしてしまうと、同じシンボル位置のデータ書き込みアドレスとC1訂正アドレスが干渉し、またはデータ書き込みアドレスと隣のシンボルのデータ読み出しアドレスが干渉し正常なCIRCデコードが出来なくなる。

[0189]

このようにマージンアドレスを使い果たした場合、すなわちFIFO領域のアンダーフローまたはオーバーフローが起きたときは、データ書き込みアドレスの相対位置を初期状態に強制的に移行させ、アドレスのセンタリングを行う。

[0190]

FIFO領域のアンダーフロまたはオーバーフロが起きたときのセンタリングを説明するための図8を参照すると、図8(a)では、リセット直後(センター位置)における読み出し(R)および書き込み(W)の位置は、FIFO領域の14アドレスの先頭アドレス(図の左端)に"R"のアドレス、次の6アドレス領域がジッターマージン領域、次に"W"のアドレス、次の6アドレス領域がジッターマージン領域となる。

[0191]

上述した領域配置の時、図8(b)では、マージンアドレスを使い果たしオーバーフロー直前における読み出し(R)および書き込み(W)の位置は、FIFO領域の14アドレスの先頭アドレス(図の左端)に"R"のアドレス、14アドレス目(図の右端)に"W"のアドレスがきた状態である。

[0192]

一方、図 8 (c)では、アンダーフロー直前における読み出し(R)および書き込み(W)の位置は、FIFO領域の14 アドレスの先頭アドレス(図の左端)に "R"のアドレス、その次のアドレスに "W"のアドレスがきた状態である

[0193]

アドレスがR=Wとなる場合には、アンダーフローとなり直ちにアドレスのセンタリングを実行する。このR=Wのときには書き込みは行われない。

[0194]

すなわち、FIFO領域がアンダーフローした場合、インターリーブRAM1 5への書き込みアドレスと読み出しアドレスの関係がセンタリングされ、センタ リングによってスキップされる書き込みアドレスがあるため、アンダーフロー後 の読み出しデータには同じシンボル内で書き込みを行っていないデータが読み出 され、誤ったシンボルが出力される可能性がある。

[0195]

したがって、図8(d)を参照すると、アンダーフローになりセンタリングが 実行されると、"W"の位置はリセット時と同じ位置にシフトされている。この とき、サブコード同期信号SCをインターリーブRAM15に書き込む構成では、センタリングによるジャンプ前の"W"の右側アドレスにあったデータは隣のシンボルの古いデータで不定データであるから、このままでは不定の誤ったサブコード同期信号が読み出されることなる。

[0196]

そのため、インターリーブRAM15に含まれるFIFO領域がアンダーフローしてFIFO領域のセンタリングを行った場合には、センタリングで図中の右側に飛び越されるアドレスに"O"データの書き込みを行い、誤ったサブコード同期信号SCが読み出されないようにする。

[0197]

あるいは、FIFO領域のアンダーフローが起きてからFIFO領域のセンタリングで飛び越されるアドレスが読み出される一定期間、インターリーブRAM15から読み出されるサブコード同期信号SCをマスクする。

[0198]

あるいは、同期保護されたサブコード同期信号1bitをインターリーブRAM15に書き込むのではなく、サブコードの同期情報S0,S1をデコードした信号2bitをインターリーブRAM15に格納し、インターリーブRAM15から読み出したS0,S1信号を周期カウントによってサブコード同期保護を行い、誤ったサブコード同期信号の影響を同期保護により受けないようにすることもできる。

[0199]

なお、図8(e)を参照すると、オーバーフローの場合は、センタリングによって"W"の次のアドレスから正しいデータが書き込まれていくので、不定データが読み出されることはない。

[0200]

また、周期カウントによってサブコードの同期保護を行うときの構成図を示した図9を参照すると、図7との相違点は、図7におけるQコード・CDーTEXT分離・CRCチェック回路21に代えてサブコード同期・Qコード・CDーTEXT分離・CRCチェック回路22を用いる点である。それ以外の構成は図7

と同様である。

[0201]

この図9におけるサブコード同期・サブコードシンボル書き換え回路20では、サブコード同期機能として同期保護まで行う必要は無く、サブコードの同期情報S0,S1検出信号から1ビットのサブコード同期信号SCを生成すれば十分であるが、後段と冗長になることを許容するのであれば、同期保護機能があってもよいことは明らかである。

[0202]

ここでのサブコード同期・Qコード・CD-TEXT分離・CRCチェック回路22では、サブコード同期機能として、サブコード同期信号の周期性を検出し、予め定めた規則に従ってサブコードの同期情報SO,S1の判定(同期保護)を行い、周期性を守らずに来た同期情報をマスクするなどして、同期保護済みのサブコード同期信号を生成する。

[0203]

同期保護されたサブコード同期信号SCの1bitをインターリーブRAM1 5に書き込む構成において、インターリーブRAM15から読み出したサブコード同期信号SCに周期カウントによってサブコード同期保護を行い、誤ったサブコード同期信号の影響を同期保護により受けないようにする。すなわち、同期保護回路が二重に存在するものである。

[0204]

一般的には、CIRCデコードにおけるインターリーブRAM15のアドレス 管理は、読み出しアドレス"R"を基準にしてオーバーフロー/アンダーフロー 時には、書き込みアドレスのセンタリングを行っている。

[0205]

しかし、インターリーブRAM15における、FIFO領域のアンダーフロまたはオーバーフロが起きたときのセンタリングを説明するための図10を参照しながら、例えば、アドレス領域が20アドレスで、28番目の0Dシンボルの場合で説明する。

[0206]

図10(a)に示すように、アンダーフロー直前における読み出し(R)、書き込み(W)のアドレス位置は、FIFO領域の20アドレスの先頭アドレス(図の左端)に"R"のアドレス、その次の2アドレスが2Delay、次のアドレスがC2訂正のためのR/W、次のアドレスがC2シンドロームのための"R"、次のアドレスがC1訂正のためのR/W、次のアドレスが1Delay、そして次に"W"のアドレスがきた状態である。

[0207]

図10(b)に示すように、ここでは、従来のように"R"基準で、"W"のアドレスのみがセンタリングされる。このとき前述したように、インターリーブRAM15に含まれるFIFO領域がアンダーフローしてFIFO領域のセンタリングを行った場合には、センタリングで図中の右側に飛び越されるアドレスに"0"データの書き込みを行い、誤ったサブコード同期信号SCが読み出されないようにする。

[0208]

一方、図10(c)に示すように、従来のように"R"基準ではなく、"W"を基準に"R"のアドレスおよびその他の処理の相対アドレスも一緒にセンタリングされる。

[0209]

この場合は、前述したオーバーフローの場合のように、センタリングによって "W"の次のアドレスから正しいデータが書き込まれていくので、不定データが 読み出されることはない。

[0210]

上述したように、オーバーフロー/アンダーフロー時には書き込みアドレスを 基準として読み出しアドレスのセンタリングを行うことにより、アンダーフロー 後の読み出しデータに同一シンボルとして書き込みを行っていないデータが読み 出されることを防ぐことが出来る。

[0211]

次に第5の実施の形態を説明する。上述した実施の形態は、サブコード同期信号SCをインターリーブRAM15に書き込む構成であったが、インターリーブ

RAM15ではなく、フラグRAM16にサブコード同期信号SCを格納する構成とすることもできる。

[0212]

この場合、一般にフラグRAM16は、128アドレスでデータ幅は1bitで構成されるので、フラグRAM16に格納できるサブコード同期信号SCも1bitにする必要がある。

[0213]

フラグRAM16には、インターリーブRAM15ほどのアドレスの空き領域がないので、FIFO領域のマージンアドレスが(3+3)までであれば、フラグRAM16をサブコード同期信号SCの格納に使うことができる。

[0214]

ここでサブコード同期信号をフラグRAMに書き込むときのアドレス配置を示す図11を参照すると、この構成におけるフラグRAM16のアドレス配置例が示されている。この構成においては初期状態におけるサブコード同期信号SCの書き込みと読み出しの遅延を、4から6フレームとしてフラグRAM16をサブコード同期信号SCの格納に使うことができる。

[0215]

この図11では、初期状態におけるサブコード同期信号SCの書き込みと読み出しの遅延が4フレームの場合と6フレームの場合を示してある。

上述したように、第5の実施の形態によれば、フラグRAM16の空き領域を用い、サブコードの処理系は従来のままで8ビットのうちの1ビットにサブコード同期信号SCをフラグRAM16の、サブコード同期信号格納領域に14アドレスで書きこみ、読み出されたサブコード同期信号を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくデコードデータの正確なバッファリングを行うことが可能となる。

[0216]

また、同期位置を変更してもアドレッシングを変更するのみで回路規模の変化がほとんどなく、システム的な誤りを含む可能性も少ない。Qコードデータには 従来通りバッファリング遅延は生じない。 [0217]

【発明の効果】

上述したように、本発明の光データ生成装置は、CIRCデコードにおけるインターリーブRAMの空き領域に、従来のメインデータだけでなく、サブコードに含まれたサブコード同期信号1ビットを書き込むことで、メインデータと同様にFIFO領域を持つアドレス管理を行うので、インターリーブRAMから読み出したサブコード同期信号とメインデータとを同期させることが出来るものである。従って、インターリーブRAMから読み出したデコードデータと同期したサブコード同期信号によってバッファメモリへのデコードデータ書き込み開始を制御することができ、音声CDから読み出しデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続件を保証することができる。

[0218]

また、インターリーブRAM15またはフラグRAM16に書きこみ、読み出されたサブコード同期信号を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくデコードデータの正確なバッファリングを行うことが可能となる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態の構成図である。

【図2】

CIRCデコードコントローラ14のメモリ管理回路を示す図である。

【図3】

インターリーブ遅延が0×Dと最も短い28番目のシンボル0Dの使用領域の アドレス配置を示す図である。

【図4】

インターリーブRAMシンボル領域配置を示す図である。

【図5】

第2の実施の形態における、インターリーブRAMシンボル領域配置の例を示

す図である。

【図6】

第2の実施の形態における、サブコードのPビットをサブコード同期信号で置き換えた図である。

【図7】

インターリーブRAMから取りだしたデータからQコードデータ、CD-TE XTデータを分離する例の構成図である。

【図8】

第3および第4の実施の形態における、FIFO領域のアンダーフローまたは オーバーフロが起きたときの状態を説明するための図である。

【図9】

周期カウントによってサブコードの同期保護を行うときの構成図である。

【図10】

FIFO領域のアンダーフロまたはオーバーフロが起きたときのセンタリング を説明するための図である。

【図11】

第5の実施の形態における、サブコード同期信号をフラグラムに書き込むとき のアドレス配置を示す図である。

【図12】

CDにおけるデータフォーマットを示した図である。

【図13】

従来のディスク再生方式を説明するための図である。

【図14】

従来のディスク再生方式の他の例を説明するための図である。

【符号の説明】


- 1 光ディスク再生装置
- 10 PLL回路
- 11 EFMフレーム同期・EFM復調回路
- 12, 22 サブコード同期・Qコード・CD-TEXT分離・CRCチェ

ック回路


- 13 Qコード・CD-TEXTバッファ回路
- 14 СІ КСデコードコントローラ
- 15 インターリーブRAM
- 16 フラグRAM
- 17 メモリコントローラ
- 18 バッファメモリ
- 19 CPU
- 20 サブコード同期・サブコードシンボル書き換え回路
- 21 Qコード・CD-TEXT分離・CRCチェック回路
- 140 メモリアドレス管理回路


【書類名】 図面


【図1】




【図2】











【図6】

サフ・コート'8bit




【図7】





【図8】


(a)	$vy-()vyh$ 直後)におけるR,W位置 $\begin{bmatrix} R & + \overline{V} & y & \overline{V} $
(p)	オーバーフロー直前におけるR,W位置 R
(c)	アンダーフロー直前におけるR,W位置 R W
(p)	(R=Wの7ドレスには書きこみ行わない) R
	(ジャンプ前のWの右側アドレスのデータは隣のシンボルの古いデータ(不定データ)である) 【Rで誤ったデータを読み出さないためにジャンプするアドレスにOHを書きこむ
(e)	オーバーフローでは不定データがRで読み出されることはない 「R


【図9】













a:ffoに蓄えられるデータ段数によって遅延が変化する b:ffoに蓄えられるデータ段数によって遅延が変化する c:ffoに蓄えられるデータ段数によって遅延が変化しない

【図14】


(a) データ比較方式



(b) アドレス比較方式



(c) データタイミング予測方式



【書類名】 要約書

【要約】

【課題】光ディスク再生装置におけるバッファメモリ上のデータの連続性を保証 する方法を提供する。

【解決手段】CIRCデコードにおけるインターリーブRAM15の空き領域に、従来のメインデータだけでなくサブコード同期信号SCの1ビットを書き込むことで、メインデータと同様にFIFO領域を持つアドレス管理を行うので、インターリーブRAM15から読み出したサブコード同期信号SCとメインデータと同期させることが出来る。したがって、インターリーブRAM15から読み出したデコードデータと同期したサブコード同期信号SCによってバッファメモリ16へのメインデータ書き込み開始を制御することができ、CDから読み出しデコードしたメインデータをバッファメモリ16に蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証する。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2002-216308

受付番号 50201095457

書類名 特許願

担当官 第八担当上席 0097

作成日 平成14年 7月26日

<認定情報・付加情報>

【提出日】 平成14年 7月25日

出願人履歴情報

識別番号 [390001915]

1. 変更年月日 1990年10月 3日

[変更理由] 新規登録

住 所 山形県山形市北町4丁目12番12号

氏 名 山形日本電気株式会社

2. 変更年月日 2003年 2月21日

[変更理由] 住所変更

住 所 山形県鶴岡市宝田一丁目11番73号

氏 名 山形日本電気株式会社